多CPU并行通信中双口RAM的仲裁策略研究与应用

VIP免费
3.0 朱铭铭 2024-09-20 4 4 243KB 5 页 150积分
侵权投诉
多 CPU 并行通信中双口 RAM 的仲裁策略研究与应用
摘要:本文研究了多 CPU 并行通信双口 RAM 的仲裁策略,深入分析和比较了硬件仲裁、中断仲裁、令牌仲裁的实现方法和特
点,并比较了不同仲裁机制的应用场合。
关键字:多 CPU,双口 RAM,仲裁策略
The Research and Implement of Two-Port RAM Arbiter Strategy In Data
Communication between Multi-CPU Parallel
SHI You-jian, BAO Kong-wei
(Jiangsu Maritime Institute Information Department,Nanjing,211170)
(Nanjing Fifth Middle school Network Centre, Nanjing, 210004)
Abstract: This article studies Two-Port RAM arbiter strategy in data communication between Multi-CPU
parallel, Thoroughly analyses and compares the realization methods and characteristics of hardware arbiter,
interrupt arbiter and token arbiter, meanwhile, application fields of different arbiter mechanisms are
compared in this paper.
Key words: Multi-CPU, Two-Port RAM, arbiter strategy
中图分类号:TP274+2     文献标识码:B
0 引言
目前,在高速数据采集系统以及在线测控系统中,为了实现数据采集、处理、实时控制等功能,越来
越多地采用多 CPU 系统。基于多 CPU 并行处理的嵌入式系统,不仅可以增强系统的控制能力和信息处理能
力,提高系统的自动化和智能化水平,而且可以适应各种控制领域复杂的现场环境[1]。在嵌入式多 CPU 系
统中,数据通信问题成为制约其性能提高的主要因素,而双口 RAM 的高速数据通信和共享能力为解决这
一问题提供了方便[2]。在用双口 RAM 设计的多 CPU 并行通信系统中,RAM 仲裁机制成为系统设计的关键问
题,良好的仲裁机制可以使系统运行更稳定,性能更高。
1 存储结构及工作原理
双口 RAM 存储结构如图 1 所示。双口 RAM 通常由四部分组成:存储体(存储矩阵)、地址译码器、读/写
控制器和仲裁器[3]
摘要:

多CPU并行通信中双口RAM的仲裁策略研究与应用摘要:本文研究了多CPU并行通信双口RAM的仲裁策略,深入分析和比较了硬件仲裁、中断仲裁、令牌仲裁的实现方法和特点,并比较了不同仲裁机制的应用场合。关键字:多CPU,双口RAM,仲裁策略TheResearchandImplementofTwo-PortRAMArbiterStrategyInDataCommunicationbetweenMulti-CPUParallelSHIYou-jian,BAOKong-wei(JiangsuMaritimeInstituteInformationDepartment,Nanjing,211170)(Nan...

展开>> 收起<<
多CPU并行通信中双口RAM的仲裁策略研究与应用.doc

共5页,预览1页

还剩页未读, 继续阅读

作者:朱铭铭 分类:高等教育资料 价格:150积分 属性:5 页 大小:243KB 格式:DOC 时间:2024-09-20

开通VIP享超值会员特权

  • 多端同步记录
  • 高速下载文档
  • 免费文档工具
  • 分享文档赚钱
  • 每日登录抽奖
  • 优质衍生服务
/ 5
客服
关注